|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
求教！IC设计流程 |
| 作者：t9876 栏目：IC设计 |
我公司有一款定制IC正在找人设计，因此我非常想了解关于IC设计制造的流程，和每个阶段所需提供以及提交的参数和报告有哪些？不知道哪位大哥可以给我一点指点！先谢谢了！ |
| 2楼： | >>参与讨论 |
| 作者： rickyice 于 2006/4/25 18:42:00 发布：
re 简单地说； 1。书写设计文档 2。分为FPGA（算法和原型验证）和ASIC两个方向进行 3。书写RTL代码 4。功能验证 5。综合与静态时序分析/等价性验证 6。布局布线 7。DRC/LVS检验 8。参数提取 9。SIGN-OFF 这是最简单的流程，当然也不完全 |
|
| 3楼： | >>参与讨论 |
| 作者： rickyice 于 2006/4/25 18:43:00 发布：
re 你找本《ic设计基础》看看 |
|
| 4楼： | >>参与讨论 |
| 作者： xiaojie02 于 2006/4/29 11:00:00 发布：
有点奇怪 要想做asic设计，公司没有明白人就想开始？ 有明白人为什么问这种问题？ 不会是猎头公司吧。 |
|
| 5楼： | >>参与讨论 |
| 作者： booth_8 于 2006/5/1 16:59:00 发布：
IC设计流程简要说明（转帖） 希望能给新手 一点帮助！ 1. 首先是使用HDL语言进行电路描述，写出可综合的代码。然后用仿真工具作前仿真，对理想状况下的功能进行验证。这一步可以使用Vhdl或Verilog作为工作语言，EDA工具方面就我所知可以用Synopsys的VSS（for Vhdl）、VCS（for Verilog），Cadence的工具也就是著名的Verilog-XL和NC Verilog 2.前仿真通过以后，可以把代码拿去综合，把语言描述转化成电路网表，并进行逻辑和时序电路的优化。在这一步通过综合器可以引入门延时，关键要看使用了什么工艺的库，这一步的输出文件可以有多种格式，常用的有EDIF格式。 综合工具Synopsys的Design Compiler，Cadence的Ambit 3。综合后的输出文件，可以拿去做layout，将电路fit到可编程的片子里或者布到硅片上。这要看你是做单元库的还是全定制的。 全定制的话，专门有版图工程师帮你画版图，Cadence的工具是layout editor。单元库的话，下面一步就是自动布局布线,auto place & route，简称apr。cadence的工具是SILICON Ensembler,Avanti的是Apollo。layout出来以后就要进行extract,只知道用Avanti的Star_rcxt,然后做后仿真。如果后仿真不通过的话，只能iteration，就是回过头去改。 4,接下来就是做DRC,ERC,LVS了,如果没有什么问题的话，就tape out GDSII格式的文件，送制版厂做掩膜板，制作完毕上流水线流片，然后就看是不是work了。做DRC,ERC,LVSAvanti的是HERCULES,VENUS,其它公司的你们补充好了。 btw:后仿真之前的输出文件忘记说了，应该是带有完整的延时信息的设计文件如：*.VHO,*.sdf RTL->SIM->DC->SIM-->PT-->DC---ASTRO--->PT----DRC,LVS--->TAPE OUT 1。PT后一般也要做动态仿真，原因：异步路径PT是做不了的 2。综合后加一个形式验证，验证综合前后网表与RTL的一致性 3。布版完成后一般都会有ECO，目的手工修改小的错误 SPEC->ARCHITECTURE->RTL->SIM->DC->SIM-->PT-->DC---ASTRO--->PT----DRC,LVS--->TAPE OUT SPEC：specification，在进行IC设计之前，首先需要对本IC的功能有一个基本的定义。 ARCHITECTURE：IC的系统架构，包括算法的设计，算法到电路的具体映射， 电路的具体实现方法，如总线结构、流水方式等。 在IC前端的设计中，ARCHITECTURE才是精华，其他的大部是EDA 工具的使用，技术含量不高。 dv, design verification,验证 和前端、后端并列。 DFT, design for TEST. 前后端合作，并与tapeout 后测试合作。 ir-drop. 后端和验证合作。 SI, 后端。 low-power design ,前后端合作. |
|
| 6楼： | >>参与讨论 |
| 作者： t9876 于 2006/5/9 10:31:00 发布：
回复有点奇怪！ 我们是在委托设计，所以希望多了解一些相关的知识！ |
|
| 7楼： | >>参与讨论 |
| 作者： t9876 于 2006/5/9 10:33:00 发布：
回复：booth_8 谢谢指教！ |
|
| 8楼： | >>参与讨论 |
| 作者： liguhu 于 2006/5/9 22:55:00 发布：
请各位大侠指教 我在品质方面遇到一些问题：比如LM358这个IC有时会短路、开路等，晶振有些不起振，LED灯不亮 每天都在想在，不过就是想不明白，请各位大侠指教 |
|
| 9楼： | >>参与讨论 |
| 作者： ljzcom 于 2006/5/12 12:29:00 发布：
mark mark |
|
| 10楼： | >>参与讨论 |
| 作者： liguhu 于 2006/5/12 21:04:00 发布：
请各位大侠指教 我在品质方面遇到一些问题：比如LM358这个IC有时会短路、开路等，晶振有些不起振，LED灯不亮 每天都在想在，不过就是想不明白，请各位大侠指教 |
|
| 11楼： | >>参与讨论 |
| 作者： 大勺 于 2006/5/15 20:48:00 发布：
求教！IC设计流程 那模拟电路设计流程又是怎样 |
|
| 12楼： | >>参与讨论 |
| 作者： swording 于 2006/7/9 21:43:00 发布：
ANALOG CIRCUIT design schematic CIRCUIT design---front-end simulation---layout---LVS,DRC,parasitic parameter extraction---back-end simulation---GDSII--PWM |
|
| 13楼： | >>参与讨论 |
| 作者： 4wolf 于 2006/7/21 21:51:00 发布：
说得真清楚啊 1到5我做过,6大概知道.7,8,9是完全不懂. 看来我算是做前端的. |
|
|
|
Copyright © 1998-2006 tgdrjb.cn 浙ICP证030469号 |