|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
请教什么是时序收敛 |
| 作者：ys3663391 栏目：IC设计 |
请教什么叫时序收敛啊 |
| 2楼： | >>参与讨论 |
| 作者： ys3663391 于 2006/3/20 13:27:00 发布：
没人知道吗 没人知道吗 |
|
| 3楼： | >>参与讨论 |
| 作者： amormio124 于 2006/4/4 23:56:00 发布：
有没有达到你下的约束条件 简单说就是在用RTL合成（综合）为netlist的时候： 你会下一些约束条件，比如速度是100MHZ， 最后你的设计有没有达到你下的约束条件， 如果达到了，我们称为时序收敛， 反之亦然 |
|
| 4楼： | >>参与讨论 |
| 作者： rickyice 于 2006/4/9 16:17:00 发布：
re 最简单的说就是满足时序约束 |
|
|
|
Copyright © 1998-2006 tgdrjb.cn 浙ICP证030469号 |