世俱杯 2025

登录 免费注册 世俱杯 2025 | 行业黑名单 | 帮助
维库电子市场网
技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统
驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe

spartan3的fpga,不用的IO脚如何设置成输出?

作者:skyhawl 栏目:EDA技术
spartan3的fpga,不用的IO脚如何设置成输出?
怎么加这个约束?
请各位大侠指教!!

2楼: >>参与讨论
指南针
oo
 
3楼: >>参与讨论
lyjyjj
我猜的
默认不是输出么?

4楼: >>参与讨论
xuanzhu
在ise7.1窗口里
打开设计后,在ise7.1窗口的左边栏里,有个"Generate PROGRAMMING File",右键点击,然后选择properties,在弹出的菜单中选择Configuration Options,然后在下面的栏里找到Unused IOB Pin,选择pull up/pull down或者float

参与讨论
昵称:
讨论内容:
 
 
相关帖子
刚接触FPGA 问个FPGA 做DDS的问题
我最近在看Verilog HDL,请大家推荐个设计工具啊……
无内容(免点)
CPLD是否能够实现模拟开关功能,如CD4051
请问std_logic变量相加时报错是什么原因?


Copyright © 1998-2006 tgdrjb.cn 浙ICP证030469号