|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
设计重用技术 |
| 作者：rickyice 栏目：IC设计 |
数百万门规模的系统级芯片设计，不能一切从头开始，要将设计建立在较高的层次上。 需要更多地采用I P复用技术，只有这样，才能较快地完成设计，保证设计成功，得到价 格低的 SOC，满足市场需求。 设计再利用是建立在芯核(CORE)基础上的，它是将己经验证的各种超级宏单元模块电路 制成芯核，以便以后的设计利用。芯核通常分为三种，一种称为硬核，具有和特定工艺 相连系的物理版图，己被投片测试验证。可被新设计作为特定的功能模块直接调用。第 二种是软核，是用硬件描述语言或Ｃ语言写成，用于功能仿真。第三种是固核(firm co re)，是在软核的基础上开发的，是一种可综合的并带有布局规划的软核。目前设计复用 方法在很大程度上要依靠固核，将ＲＴＬ级描述结合具体标准单元库进行逻辑综合优化 ，形成门级网表，再通过布局布线工具最终形成设计所需的硬核。这种软的ＲＴＬ综合 方法提供一些设计灵活性，可以结合具体应用，适当修改描述，并重新验证，满足具体 应用要求。另外随着工艺技术的发展，也可利用新的库重新综合优化、布局布线、重新 验证以获得新工艺条件下的硬核。用这种方法实现设计再利用和传统的模块设计方法相 比其效率可以提高２－３倍，因此，0.35um工艺以前的设计再利用多用这种ＲＴＬ软核 综合方法实现。 随着工艺技术的发展，深亚微米(DSM)使系统级芯片更大更复杂。这种综合方法将遇到新 的问题，因为随着工艺向0.18um或更小尺寸发展，需要精确处理的不是门延迟而是互连 线延迟。再加之数百兆的时钟频率，信号间时序关系十分严格，因此很难用软的ＲＴＬ 综合方法达到设计再利用的目的。 建立在芯核基础上的系统级芯片设计，使设计方法从电路设计转向系统设计，设计重心 将从今天的逻辑综合、门级布局布线、后模拟转向系统级模拟，软硬件联合仿真，以及 若干个芯核组合在一起的物理设计。迫使设计业向两极分化，一是转向系统，利用ＩＰ 设计高性能高复杂的专用系统。另一方面是设计 模 Ｍ下的芯核，步入物理层设计，使 模樱托竞说男 能更好并可预测。 |
| 2楼： | >>参与讨论 |
| 作者： pillar_g_m 于 2005/2/22 11:27:00 发布：
现在的设计复用已经作为一门技术了 感兴趣的可以在网上收一下“可重组逻辑” |
|
|
|
Copyright © 1998-2006 tgdrjb.cn 浙ICP证030469号 |