|
|||||||||||
| 技术交流 | 电路欣赏 | 工控天地 | 数字广电 | 通信技术 | 电源技术 | 测控之家 | EMC技术 | ARM技术 | EDA技术 | PCB技术 | 嵌入式系统 驱动编程 | 集成电路 | 器件替换 | 模拟技术 | 新手园地 | 单 片 机 | DSP技术 | MCU技术 | IC 设计 | IC 产业 | CAN-bus/DeviceNe |
编译出现错误 |
| 作者：hlmgogo 栏目：EDA技术 |
大家看是什么原因，谢谢 -- MAX+plus II VHDL Template -- Clearable loadable enablable counter LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY ATF1508 IS PORT ( clk :IN STD_LOGIC; count_output :OUT INTEGER RANGE 0 TO 24000000 ); END ATF1508 ; ARCHITECTURE a OF ATF1508 IS SIGNAL counter: INTEGER RANGE 0 TO 24000000; --25bits BEGIN PROCESS (clk) BEGIN IF (clk'EVENT AND clk ='1') THEN if (counter<24000000) then counter <=counter + 1; else counter <=0; end if END IF END PROCESS; count_output <= counter; END a; 出现两个错误： //E:\aa.bmp |
| 2楼： | >>参与讨论 |
| 作者： hlmgogo 于 2005/1/13 18:08:00 发布：
错误 LINE 4 TDF syntax error:Expected ASSERT,CONSTANT,DEFINE....but find a symbolic NAME "LIBRAAY" LINE 26 IF (clk'EVENT AND clk ='1') THEN TDF syntax error: Expexted letter,dagit,slash....,or underscore(_) in quoted symbolic NAME |
|
| 3楼： | >>参与讨论 |
| 作者： picklas 于 2005/1/13 22:36:00 发布：
re 第一个问题应该是你的库不全：用 use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; 第二个还没看明白，你先把end if后面的;加上再说 |
|
|
|
Copyright © 1998-2006 tgdrjb.cn 浙ICP证030469号 |